(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-88328

(43)公開日 平成8年(1996)4月2日

(51) Int.Cl.⁶ H01L 27/10

酸別記号 庁内整理番号

371

FΙ

技術表示箇所

29/78

9055 - 4M

H01L 29/78

653 B

審査請求 未請求 請求項の数4 FD (全 16 頁)

(21)出願番号 特願平5-204701

(22)出願日

平成5年(1993)7月27日

(31)優先権主張番号 921,039

1992年7月28日

(32)優先日 . (33)優先権主張国

米国 (US)

(71)出願人 390009597

モトローラ・インコーボレイテッド

MOTOROLA INCORPORAT

RED

アメリカ合衆国イリノイ州シャンパーグ、

イースト・アルゴンクイン・ロード1303

(72)発明者 ヤスノブ・コサ

アメリカ合衆国テキサス州78759、オース

チン、コスタス・コープ 5704

(72)発明者 ハワード・シー・キルシュ

アメリカ合衆国テキサス州78730、オース

チン、ファー・ピュー・ドライブ 3702


(74)代理人 弁理士 池内 義明

(54) 【発明の名称】 縦形電界効果トランジスタおよびこれを用いたスタティックランダムアクセスメモリセル

(57)【要約】

【目的】 小型かつ電流容量の大きい縦形電界効果トラ ンジスタを実現し、かつこの縦形電界効果トランジスタ を使用してメモリセルの占有面積を低減する。

【構成】 横方向に後退したチャネル領域 (92)を備 えた縦形電界効果トランジスタ (115)、勾配を付け た拡散接合(31)を有する縦形電界効果トランジスタ (116)、SRAMメモリセル (110) / およびそ れらの製造方法が開示される。前記メモリセル (11 0) は、平面 n チャネル電界効果トランジスタである、 2つのパストランジスタ (111, 114)、勾配を付 けた拡散接合(31)を有するドレイン領域を備えた縦 形 n チャネル電界効果トランジスタである、2 つのラッ チトランジスタ(113,116)、および横方向に後 退したチャネル領域 (92) を有する縦形 pチャネル薄 膜電界効果トランジスタである、2つの負荷トランジス 夕(112,115)を有する。



【特許請求の範囲】

【請求項1】 スタティックランダムアクセスメモリセルであって、

2個の第1の縦形電界効果トランジスタであって、各々ソース領域、ドレイン領域、ゲート電極、および第1の 導電形を有する第1のチャネル領域を含み、前記第1の チャネル領域は半導体基板上に横たわり、かつ前記記して の縦形電界効果トランジスタは負荷トランジスタとして作用するもの、そして第2の縦形電界効果トランジスタは前記第1の導電形と反対の第2のチャネル領域を含み、前記第2のチャネル領域を含み、前記第2のチャネル領域を含み、前記第2のチャネル領域に存在し、かつ前記第1の縦形電界効果トランジスタは前記第2の縦形電界効果トランジスタは前記第2の縦形電界効果トランジスタは可能を変更を表現して異なる高さに存在し、かつ前記第2の縦形電界効果トランジスタはラッチトランジスタとして作用するもの、

を具備することを特徴とするスタティックランダムアク セスメモリセル。

【請求項2】 さらに、

2つの平面電界効果トランジスタであって、各々第1のソース/ドレイン領域、第2のソース/ドレイン領域、 ゲート電極、および第2の導電形を有する第3のチャネル領域を含み、前記第3のチャネル領域は前記基板内に存在し、かつ前記平面電界効果トランジスタはバストランジスタとして作用するもの、そして導電性障壁層と前記第1の縦形電界効果トランジスタのドレイン領域と前記第2の縦形電界効果トランジスタのドレイン領域との間に存在し、かつ各対のトランジスタのドレイン領域を一緒に電気的に接続しかつ実質的に第1および第2の電界効果トランジスタの各対のドレイン領域の間のドーバントのマイグレーションを防止するもの、

を具備することを特徴とする請求項1に記載のメモリセル。

【請求項3】 前記第1の縦形電界効果トランジスタおよび前記第2の縦形電界効果トランジスタは異なる高さにあることを特徴とする請求項1に記載のメモリセル。 【請求項4】 縦形電界効果トランジスタであって、

【請求項4】 縦形電界効果トランジスタであって ゲート電極、

該ゲート電極に隣接して横たわるゲート誘電層、そして前記ゲート誘電層に隣接して横たわるアクティブ領域、 を具備し、前記ゲート誘電層は前記ゲート電極と前記アクティブ領域との間に存在し、前記アクティブ領域は、 第1のドーピング領域、

前記第1のドーピング領域の上に横たわりかつ前記ゲート誘電層に隣接するゲート誘電側部を有するチャネル領域、

前記チャネル領域の上に横たわる第2のドーピング領域 であって、前記チャネル領域は前記第1のドーピング領 域と前記第2のドービング領域との間に存在し、かつ前記第2のドービング領域は前記チャネル領域のゲート誘電側部を越えて横方向に延在するエッジを有するもの、を具備することを特徴とする縦形電界効果トランジスタ。

【発明の詳細な説明】

[0001] ...

【発明の分野】この発明は、半導体装置の分野に関し、かつ特定的には、縦形電界効果トランジスタおよび該縦 形電界効果トランジスタを使用した半導体メモリセルに 関する。

[0002]

【従来の技術】縦形電界効果トランジスタは、たとえば、ダイナミックランダムアクセスメモリ(DRAM)またはスタティックランダムアクセスメモリ(SRAM)のような、数多くの半導体装置に使用されている。DRAMまたはSRAMは典型的には複数のメモリセルを有するメモリアレイを含む。該メモリ装置の大きさは部分的には該メモリセルの大きさによって決定される。より小さなメモリセルは典型的には高速でありかつより大きなセルと比較して欠陥の数が少ない。出現する数多くの技術はメモリセルの大きさを低減するために縦形電界効果トランジスタを使用する。

【0003】相補型金属一酸化物一半導体(CMOS)技術のSRAMセルは典型的にはnチャネルおよびpチャネルトランジスタの双方を含む。CMOS技術のSRAMセルは典型的には半導体基板内に縦形nチャネルおよび縦形pチャネルトランジスタの双方を含まない。縦形nチャネルおよび縦形pチャネルトランジスタは互いの間に望ましくない電子流を持ち得る。縦形nチャネルルカンジスタの間の望ましくない電子流を防止するためには、各トランジスタはさらに離して配置することができるが、これはメモリセルをより大きくさせる。トランジスタを互いに電気的に分離するためには複雑なフィールドアイソレーションプロセスが必要であるが、このプロセスは達成するのが困難でありあるいは付加的な処理工程を必要とする。

[0004]

【発明が解決しようとする課題】総形電界効果トランジスタは平面(planer)電界効果トランジスタと比較してソースおよびドレイン領域が形成される様式のためより問題を生じやすい。平面トランジスタにおいては、ソースおよびドレイン領域が形成される場合に、チャネル領域は典型的にはゲート電極によって覆われている。数多くの縦形電界効果トランジスタは同じ処理段階の間にイオン注入されたソースおよびドレイン領域を有する。該チャネル領域はイオン注入ステップの間に留出され得る。該チャネル領域はイオン注入ステップの間に部を受けるかもしれないが、該チャネル領域のドーピングはトランジスタの電気的特性を大幅に変える。ソースおよ

びドレイン領域の、一部である、低ドーブドレイン(LDD)構造は典型的には側壁スペーサまたはつばさのあるゲート構造(Wingedーgate structures)を使用して形成されかつ電界効果トランジスクトのドレイン領域近くのゲート誘電体層のホットエレクトロン劣化を低減するために少なくとも電流の方向で対している。該LDD構造はドレイン領域内でより配が一ト誘電体層に対するホットエレクトロン損傷を低減するためドレイン領域に近いアクティブ領域内でよりので変化する電界を形成する。縦形電界効果トランジスタはLDD構造を備えたブレーナトランジスタと比較してホットエレクトロン劣化により引き起こされる信頼性の問題を生じやすい。

[0005]

【課題を解決するための手段および作用】本発明の実施 例は横方向に後退したチャネル領域を備えた縦形電界効 果トランジスタ、勾配をつけた (graded) 拡散接 合を備えたソース/ドレイン領域を有する縦形電界効果 トランジスタ、および縦形nチャネル電界効果トランジ スタおよび縦形pチャネル電界効果トランジスタを有す るスタティックランダムアクセスメモリセルを含む。当 業者は勾配をつけた拡散接合を備えたソース/ドレイン 領域あるいは横方向に後退したチャネル領域を含む縦形 トランジスタは、たとえば、メモリ装置(DRAM、S RAM、その他)または論理装置(マイクロプロセッ サ) のような、任意の形式の半導体装置に使用できるこ とを理解するであろう。本発明はメモリセル、縦形電界 効果トランジスタ、およびこれら双方を形成する方法を 含む。1つの実施例においては、6トランジスタ・スタ ティックランダムアクセスメモリセルは平面nチャネル 電界効果トランジスタである2つのバストランジスタ、 勾配をつけた拡散接合を有するドレイン領域を備えた縦 形 n チャネル 電界効果トランジスタである 2 つのラッチ トランジスタ、および横方向に後退したチャネル領域を 有する縦形pチャネル薄膜電界効果トランジスタである 2つの負荷トランジスタを有する。

【0006】本発明に係わる装置は数多くの利点を有する。異なる高さの縦形 n チャネルおよび p チャネル 電界 効果トランジスタの使用は複雑なフィールドアイソレーション工程なしにメモリセル領域を最小にする。縦形 に 界効果トランジスタは勾配をつけた拡散接合を含むことができる。以下に説明する本発明の1実施例において は、勾配をつけた拡散接合は接合部が縦形トランジスタのにかつより大きな電流が前記縦形トランジスタのドレイン領域内を流れることができかつ縦形トランジスタのホットエレクトロンの装ができかつ縦形トランジスタのホットエレクトロンの装

置劣化を低減できる。他の組の縦形トランジスタのチャ ネル領域は横方向に後退しており(laterally recessed) かつそれらの縦形トランジスタの ソースおよびドレイン領域の形成中にドービングされる ことが少なくなっている。前記実施例の縦形電界効果ト ランジスタのチャネル長は縦形電界効果トランジスタが 形成される層の厚さの関数である。プレーナ電界効果ト ランジスタのチャネル長は典型的にはリソグラフ的方法 に依存するチャネル領域を有し、これらは典型的には使 用されるリソグラフ的方法の分解能限界によって制限さ れる。前記縦形電界効果トランジスタのためのチャネル 長はプレーナトランジスタと比較するとより小さくでき かつより良好に制御できるが、その理由は層が数多くの リソグラフ的方法の分解能限界よりも小さな厚さを持つ ことができかつ層の厚さの制御は通常それらのリソグラ フ的方法の寸法制御よりも容易であるからである。

【0007】本発明の他の特徴および利点は添付の図面および以下の詳細な説明から明らかになるであろう。

[0008]

【実施例】本発明の実施例は横方向に後退したチャネル 領域を備えた縦形電界効果トランジスタ、勾配を付けた (graded) 拡散接合を備えたソース/ドレイン領 域を有する縦形電界効果トランジスタ、および縦形nチ ヤネル電界効果トランジスタおよび縦形pチャネル電界 効果トランジスタを有するスタティックランダムアクセ スメモリセルを含む。当業者は勾配をつけた拡散接合を 備えたソース/ドレイン領域あるいは横方向に後退した チャネル領域を含む縦形トランジスタは、たとえば、メ モリ装置 (DRAM、SRAM、その他) または論理装 置(マイクロプロセッサ)のような、任意の形式の半導 体装置に使用できることを理解するであろう。本発明は メモリセル、縦形電界効果トランジスタ、およびこれら 双方を形成する方法を含む。1つの実施例においては、 6トランジスタ・スタティックランダムアクセスメモリ セルは平面nチャネル電界効果トランジスタである2つ のパストランジスタ、勾配をつけた拡散接合を有するド レイン領域を備えた縦形nチャネル電界効果トランジス タである2つのラッチトランジスタ、および横方向に後 退したチャネル領域を有する縦形pチャネル薄膜電界効 果トランジスタである2つの負荷トランジスタを有す る。

【0009】本発明に係わる装置は数多くの利点を有する。異なる高さの縦形nチャネルおよびpチャネル電界効果トランジスタの使用は複雑なフィールドアイソレーション工程なしにメモリセル領域を最小にする。縦形電界効果トランジスタは勾配をつけた拡散接合を含むことができる。以下に説明する本発明の1実施例においては、勾配をつけた拡散接合は接合部が縦形トランジスタのシリコンみぞ(sillicon trenches)にセルフアラインされかつより大きな電流が前記縦

形トランジスタのドレイン領域内を流れることができるようにする。前記勾配をつけた拡散接合はまた縦形トランジスタのための低ドープドレイン構造を形成することができかつ縦形トランジスタのホットエレクトロンの装置劣化を低減できる。他の組の縦形トランジスタのチャネル領域は横方向に後退しており(1 a t e r a 1 1 y

recessed)かつそれらの縦形トランジスタのソースおよびドレイン領域の訂正中にドーピングされることが少なくなっている。前記実施例の縦形電界効果トランジスタのチャネル長は縦形電界効果トランジスタのチャネル長は縦形電界効果トランジスタのチャネル長は典型的にはリソグラフ的方法の分解能限界によって制限が、これらは典型的にはアングラフ的方法の分解能限界によって制度はアレーナトランジスタのためのチャネル長はプレーナトランジスタと比較するとより小さくでもかつより良好に制御できるが、その理由は層が数多くのリソグラフ的方法の分解能限界よりも小さな厚さを持つことができかつ層の厚さの制御は通常それらのリソグラフ的方法の対法制御よりも容易であるからである。

【0010】以下に説明する実施例は本発明のいくつかの実施例を示している。これらの例は例示的なものであり制限的なものを意味するのではない。当業者は、本発明の精神および範囲から離れることなく以下に説明する実施例が変更できることを理解するであろう。

【0011】例 1

図1は、6トランジスタ・スタティックランダムアクセ スメモリセル110を含む。該メモリセル110はソー ス、ドレイン、およびゲートを有する6個の電界効果ト ランジスタ111~116を含み、この場合、該メモリ セル110は3対のトランジスタ、すなわち、2個の 「パス (pass)」トランジスタ111および11 4、2個の「プルダウン」または「ラッチ」トランジス タ113および116、そして2個の「プルアップ」ま たは「負荷」トランジスタ112および115を有す る。各対内で、トランジスタは互いに同じものである。 パストランジスタ111および114は第1のソース/ ドレイン領域および第2のソース/ドレイン領域を有す る。該第1のソース/ドレイン領域は2つの別個のビッ ト線に接続されており、一方第1のピット線は第2のピ ット線と比較して反転された論理を有し、これは第1の ヒット線は第2のビット線と比較して相対的に高い電位 を有し、あるいは第2のビット線は第1のビット線と比 較して相対的に高い電位を持つことを意味する。前記パ ストランジスタ111および114はそれらのゲートが ワード線に接続されている。前記ラッチトランジスタ1 13および116はそれらのソースがVssに接続さ れ、該Vssは典型的にはセルが動作している場合には ほぼグランド電位にある。前記負荷トランジスタ112 および115はそれらのソースがVccに接続され、該 Vccは典型的にはセルが動作している場合にはほぼ3 ~5ポルトの電位にある。前記メモリセルは第1の記憶 ノード121を含み、該第1の記憶ノード121はパス トランジスタ111の第2のソース/ドレイン領域およ び負荷トランジスタ112とラッチトランジスタ113 のドレイン領域が互いに電気的に接続されている場所で あり、かつ前記メモリセルは第2の記憶ノード122を 含み、該第2の記憶ノード122はパストランジスタ1 14の第2のソース/ドレイン領域および前記負荷トラ ンジスタ115とラッチトランジスタ116のドレイン 領域が互いに電気的に接続されている点である。後に使 用されるように、トランジスタ111~113は前記第 1の記憶ノード121に関連し、かつトランジスタ11. 4~116は第2の記憶ノード122に関連する。これ らのトランジスタはさらにメモリセル内で図1に示され るように互いに相互接続されている。

【0012】図2は、1つの実施例による6トランジス タ、相補型金属-酸化物-半導体技術によるスタティッ クランダムアクセスメモリセルの頭部面図を含む。該メ モリセルは縦形nチャネルトランジスタおよび縦形pチ ャネルトランジスタの双方を用いることにより少ない基 板面積を占有する。該メモリセルはトランジスタ111 ~116を含み、パストランジスタ111および114 はプレーナnチャネル電界効果トランジスタであり、ラ ッチトランジスタ113および116は縦形 nチャネル 電界効果トランジスタであり、かつ負荷トランジスタ1 12および115は縦形pチャネル薄膜電界効果トラン ジスタである。該メモリセルは一般に2列のトランジス タに編成され、この場合トランジスタ111~113は 一般にピット線1201の下に横たわり、かつトランジ スタ114~116は一般にピット線1202の下に横 たわる。ヒット線1201および1202は、それぞ れ、ビット線コンタクト1211および1212によっ てパストランジスタ111および114の第1のソース /ドレイン領域に接続されている。2つのパストランジ スタ111および114のゲート電極はワード線123 0の一部である。ラッチトランジスタ116のゲート電 極はアイテム (item) 1233によって負荷トラン ジスタ112のドレイン領域に接続されている。ラッチ トランジスタ113のゲート電極はアイテム1234に よって負荷トランジスタ115のドレイン領域に接続さ れている。アイテム1233および1234は一般にワ ード線1230に平行である。負荷トランジスタ112 および115のソース領域は八角形部分1213および 1215を除き前記メモリセルの(アイテム1217に よって示されるように)ワード線1230の中心の左側 を覆うシリコン層によって互いに電気的に接続されてい る。該シリコン層はメモリセルが動作している場合に約 3~5の範囲の電位にあるVcc(図示せず)に電気的 に接続されている。前記負荷トランジスタ112および

ラッチトランジスタ113のゲート電極はアイテム1245により接続され、かつ負荷トランジスタ115およびラッチトランジスタ116のゲート電極はアイテム1246によって接続されている。図14および図15は、図2に示される、それぞれ、断面線14-14および15-15によって示されるメモリセルの断面図である。図14および図15は前記メモリセルを形成するために使用される要素と前記メモリセル内のトランジスタの相互接続の頭部面図を含む図2との間の相互参照を含む。

【0013】図3は、図2に示されるメモリセルを形成 するために使用されるプロセスの流れを示すためのプロ セスフローチャートを含む。N+埋込み層が単結晶シリ コン基板(シリコン基板)内に形成される(ステップ1 0)。第1のシリコン層はシリコン基板およびN+埋込 み層の上にエピタキシャル成長される (ステップ1 1)。フィールドアイソレーション領域およびパストラ ンジスタであるプレーナ n チャネルトランジスタが第1 のシリコン層内に形成される (ステップ12)。メモリ 果トランジスタが第1のシリコン層のみぞ (trenc hes) 内に形成される。本実施例の縦形nチャネル電 界効果トランジスタは勾配を有する拡散接合を備えたド レイン領域を含む。メモリセルの負荷トランジスタであ る縦形 p チャネル薄膜電界効果トランジスタは前記第1 のシリコン層の上に横たわるバターニングされた絶縁層 内に形成される (ステップ14)。本実施例の縦形pチ ヤネル電界効果トランジスタは横方向に後退した (1 a terally recessed) チャネル領域を含 む。メモリセルに対する電気的相互接続が行われ、かつ メモリセルがパッシベイトされる (ステップ15)。以 下にこの実施例のメモリセルを形成するために行われる プロセス段階の詳細な説明が行われる。図4~図13は 図2の断面線14-14に沿って概略的に描かれたメモ リセルの一部の断面図を示す。

【0014】図4は、(100) p形低ドープ単結晶シリコン基板20を含む。第1のマスキング層(図示せず)が基板20の上に形成されている。該第1のマスキング層はバターニングされた2酸化シリコン層および第1のマスキング層開口を含む。前記基板はひ素(arsenic)により、イオン注入されて前記第1のマスキング層開口の下の基板内にドーピングされた領域が形成される。熱処理工程が行なわれてドーバントを活性化しかつ拡散してN+埋込み層21を形成する。前記熱処理工程はまたN+埋込み層21の上部にいくらかの2酸化シリコンを成長させる。前記マスキング層およびN+埋込み層21の上部の2酸化シリコンは次に除去され、ホウ索(boron)のドーピングと共にジクロロシランを使用してシリコンをエピタキシャル的に被着することによりp形低ドープ単結晶シリコン層を生成して前記基

板 20 と N + 埋込み層 21 の上部に約 1.4 ミクロンの厚さの第 1 のシリコン層 22 が形成される。前記エピタキシャル成長工程およびそれに続く熱処理工程の間に、N + 埋込み層 21 の一部が第 1 のシリコン層 22 内に拡散するが、N + 埋込み層 21 は前記第 1 のシリコン層 2 2 の下部面に隣接して残る。

【0015】フィールドアイソレーション領域23がシ リコンのフィールドアイソレーションプロセスの伝統的 な局部酸化 (local oxidation) を使用 して形成される。図2を参照すると、前記フィールドア イソレーション領域は第1の記憶ノード用トランジスタ (111~113) と第2の記憶ノード用トランジスタ (114~116) の間に横たわっている。前記フィー ルドアイソレーション領域23はまたメモリセルを基板 20の他の領域(図示せず)から電気的に分離するため に使用できる。第1のゲート誘電層24が図4に示され るアクティブ領域内の前記第1のシリコン層22を熱酸 化することにより形成される。ワード線1230の一部 である、第1の導電部材25が前記第1のゲート誘電層 24の上に形成される。第1の導電部材25は前記ゲー ト誘電層24の上にシリコン層を被着しかつ該第1のシ リコン層をリン (phosphorus) により強くド ーピングすることにより形成される。前記シリコン層は、 伝統的なリソグラフおよびエッチング技術を使用してバ ターニングされ約0.5ミクロンの幅を有する第1の導 電部材25を形成する。該第1の導電部材25はワード 線1230の一部を形成する。前記基板はひ素によって 強くドーピングされ共に第1のシリコン層22内に第2. のドーピング領域26および第3のドーピング領域27 を形成する。図4は第2のドーピング領域26の内の1 つおよび第3のドーピング領域27の内の1つを含む。 図4に示されたものと同様の他の第2のドーヒング領域 (図示せず) および他の第3のドーピング領域 (図示せ **ず)はメモリセル内に形成される。プレーナNチャネル** トランジスタである、バストランジスタが形成されかつ 各々前記第1の導電部材25の一部、第2のドーピング 領域26の一部、および前記第3のドーピング領域27 の一部を含む。

【0016】第2のマスキング層30が基板の上に形成される。該第2のマスキング層は2酸化シリコン層を約1700オングストロームの厚さで被着し、かつ該2酸化シリコン層および前記第1のゲート誘電層24を初めてパターニングし開口を有する第2のマスキング層30を形成することによって形成され、この場合各開口に対したがあることによって形成され、この場合各開口に対したがであることによって形成され、この場合各関ロに対していまれて、この場合各関ロに対しているのがではでは、かその後形成される各々の第2のドービング領域26の一部を露出する。基板はリンによって強くドービングされかつ次にアニールされてリンイオンをドライブしかつ勾配をつけた拡散接合31を形成する。図5はこれらの勾配をつけた拡散接合31の内の

1つを示す。

【0017】第2のマスキング層30をシリコンのエッ チングマスクとして使用して、前記第1のシリコン層 2 2が選択的にエッチングされトレンチ32を形成し、こ の場合各トレンチ32は図6に示されるように底部、頭 部、および壁部を有し約1.4ミクロンの深さを有す る。各Nチャネルの縦形トランジスタのためのアクティ ブ領域はN+埋込み層21および勾配をつけた拡散接合 31、そしてチャネル領域34を含み、該チャネル領域 34は前記N+埋込み層21と勾配をつけた拡散接合3 1との間に存在する前記第1のシリコン層22の部分で ある。完成されたメモリセル110においては、前記勾 配をつけた拡散接合は第1のシリコン層22の上部面か ら約0.4ミクロン延びている。第2のゲート誘電層3 3は図6に示されるトレンチ32に隣接して存在するシ リコンから2酸化シリコンを熱成長することによりトレ ンチ32の壁部および底部に隣接して形成される。

【0018】第2のマスキング層30が2度目にパター ニングされて該第2のマスキング層30を通る第2の開 口を形成する。該第2の開口は第2のドーピング領域2 6の各部を露出し、該第2のドーピング領域26の上に その後負荷トランジスタが形成される。ひ素によりイン サイチュ(in-situ)ドーピングされる第2のシ リコン層40は第2のマスキング層30の上および前記 トレンチ32および前記マスキング層の第2の開口内に 被着される。ケイ化チタン (titaniumsili cide)層41が前記第2のシリコン層40の部分か ら前記第2のシリコン層40の上に形成される。第2の シリコン層40とケイ化チタン層41との組合わせが伝 統的な方法を使用してバターニングされ第2の導電部材 を形成する。縦形Nチャネルトランジスタである、ラッ チトランジスタが形成され、各ラッチトランジスタはN +埋込み層21の一部を含むソース領域、チャネル領域 34、前記勾配をつけた拡散接合31の一つを含むドレ イン領域、第2のゲート誘電層33、および前記第2の シリコン層40とケイ化チタン層41を含む前記第2の 導電部材の一つの一部であるゲート電極を有する。各々 の第2の導電部材は一つの記憶ノードに関連するラッチ トランジスタのゲート電極を他の記憶ノードに関連する 第2のドーピング領域26と電気的に接続する。図7は 各々シリコン層40およびケイ化チタン層41を含むラ ッチトランジスタの内の一つおよび前記第2の導電部材 の双方を示す。

【0019】平坦な面を有しかつ2酸化シリコンからなる第1の絶縁層44が図7に示されるように、第2のマスキング層および前記第2の導電部材のケイ化チタン層41の上に形成される。第1の導電層は前記ケイ化チタン層41の上に約1.2ミクロン形成される。図8を参照すると、第3のマスキング層50がシリコンを約800オングストロームの厚さに被着しかつ該シリコンを伝

統的な方法を使用してパターニングすることにより前記 第1の絶縁層44の上に形成される。第3のマスキング 層50は第3のマスキング層開口を有し、各々の第3の マスキング層は後に負荷トランジスタが形成される第1 の絶縁層44の一部を露出する。各々の第3のマスキン グ層開口は中心 (center)を有し、かつ該中心を 通りかつ前記基板面にほぼ垂直なラインは第3のマスキ ング層開口のための横方向センターラインを形成する。 前記露出された第1の絶縁層44は異方性エッチングさ れて前記第1の絶縁層44を通り第2の導電部材のケイ 化チタン層41の面52に延びる開口を形成する。第1 の絶縁層44は次に緩衝酸化物エッチャント (buff ered oxide etchant)を使用して等 方性エッチングされ、それによって前記第2のマスキン グ層50が前記第3のマスキング層開口の各側に約20 0オングストロームだけ (矢印53で示されるように) アンダーカットされ、ほぼ垂直な壁部を有する第1の絶 縁層開口51を含むバターニングされた第1の絶縁層を 形成する。約450オングストロームの厚さの第2のシ リコン層60がリンによってインサイチュドーピングさ れたシリコンを被着することにより前記第1の絶縁層4 4、第3のマスキング層50、および前記第1の絶縁層 開口51の底部および壁部に沿って形成される。第2の シリコン層60および第3のマスキング層50が伝統的 な方法を使用してパターニングされ、図2 (アイテム1 217) および図9に示されるように、八角形部121 3および1215内にありかつワード線1230の中心 の右側にある2つの層50および60の部分を除去す る。約200オングストロームの厚さの第3のゲート誘 電層61が図9に示されるように第2のシリコン層60 および第3のマスキング層50の露出した側部から熱的 に成長される。

【0020】第2のシリコン層60が選択的にドービン グされて負荷トランジスタのソース領域およびトレイン 領域を形成しかつ該負荷トランジスタのソース領域を一 緒に電気的に接続する。選択的ドーピングが行われるこ とが必要であり、それによって前記第2のシリコン層6 0が第1の絶縁層開口51の底部に沿ってかつ頭部に隣 接して強くドーピングされドーピングされた第2のシリ コン層60を導電性にし、一方ドーパントが、負荷トラ ンジスタのチャネル領域が後に配置される場所である、 前記第1の絶縁層開口51の壁部に沿って横たわる第2 のシリコン層60の部分に入ることを実質的に防止す る。例えば、Varian Associatesによ って製造されるExtrion220形イオン注入装置 のような、平行走査イオン注入装置を使用して約ゼロ度 の公称基板傾き角(tilt angle)でイオン注 入が行なわれる。基板の傾斜角はそれによってイオンが 基板に向けて進行する角度の尺度であり、ゼロ度の基板 傾斜角は基板の面に垂直な方向に対応する。イオン注入

工程は公称ゼロ度で行なわれるが、実際の基板傾斜角は +/-0.5度程度変わり得る。第2のシリコン層60 は第1の絶縁層開口51の側部に沿って横方向に後退し ており負荷トランジスタのソースおよびドレイン領域の 形成の間に第2のシリコン層60のドーピングを実質的 に防止する。開口51を形成する場合の前記第1の絶縁 層44の等方性エッチングは部分的に第2のシリコン層 60のイオン注入の間における実際の基板傾斜角によっ て決定される。第2のシリコン層60は2フッ化ホウ索 (boron difluoride) イオンを約40 キロエレクトロンポルトのエネルギで約5日15イオン /平方センチメートルのドーズでイオン注入することに より選択的にドーピングされる。基板は4つのセグメン トでイオン注入され、該基板は合計ドーズの約4分の1 を受けかつ次に基板面にほぼ平行な面に沿って約90度 回転される。図10および11はイオン注入の第1およ び第3のセグメントを示すもので、これらは基板面から みて少しのゼロでない注入角度を表す矢印62および7 2によって描かれている。

【0021】第1の絶縁層44は2度目にパターニング されて該第1の絶縁層を通る開口を形成し、該開口は、 1) ラッチ用トランジスタの上に横たわる前記第2の導 電部材のケイ化チタン層41、および、2)前記第3の ドーピング領域27の部分、を露出する。第3の導電部 材90および91はひ索によりインサイチュドーヒング されたシリコン層を被着しかつ図12に示されるように 該シリコン層を伝統的な方法を使用してパターニングす ることにより形成される。前記第3の導電部材91は前 記第3のドーピング領域27に接触している。第3の導 電部材90の一部は負荷トランジスタのゲート電極を形 成する。各負荷トランジスタは縦形pチャネル薄膜トラ ンジスタであり、該縦形pチャネル薄膜トランジスタは 第1の絶縁層開口51の底部に沿って横たわる第2のシ リコン層60の一部を含むソース領域、前記マスキング 層50の一部および同じ第1の絶縁層開口51の頭部に 隣接する第2のシリコン層60の一部を含むソース領 域、前記第1の絶縁層開口51の壁部に隣接する第2の シリコン層60の一部を含む横方向に後退したチャネル 領域92、第3のゲート誘電層61、および第2の導電 部材90の一部であるゲート電極を有する。各々の第3 の導電部材90はまた同じ記憶ノードに関連するラッチ および負荷トランジスタのゲート電極を電気的に接続す

【0022】図13に示されるように、第2のバターニングされた絶縁層100が第3の導電部材90および91の上に形成される。該第2のバターニングされた絶縁層100はポロフォスフォシリケートガラス(borophosphosilicate glass)層を被潜しかつ該ガラス層を平坦化しかつバターニングして前記第3の導電部材91を露出するコンタクト開口を含む

バターニングされた第2の絶縁層100を形成する。前 記N+埋込み層21をVss電極(図示せず)に接続す るために、そして前記第2のシリコン層60をVcc電 極(図示せず)に接続するために、さらに他のコンタク ト開口(図示せず)を形成することができる。前記開口 はタングステンを含むコンタクトプラグ101によって 満たされる。相互接続部材102が、前記パターニング された第2の絶縁層100および前記コンタクトプラグ 101の上にアルミニウム層を被着することによりかつ 次に該アルミニウム層をパターニングすることにより形 成される。各々の相互接続部材102は前記コンタクト プラグ101の内の1つおよび前記第3の導電部材91 の内の1つを介して前記ドービングされた第3の領域2 7の内の1つと電気的接続を行なうビット線の一部であ る。次に基板が酸窒素 (okynitride) パッシ ペーション層103によって覆われて完成したメモリセ ルを形成する。

【0023】図14および図15は、前に説明した工程 に従ってかつ図2に、それぞれ、断面線14-14,1 5-15によって示されたメモリセルの断面図である。 図13と同様の、図14および図15はいくつかの層お よび要素が図2に示されたメモリセルの頭部面図にとの 様に対応するかを示す。図14を参照すると、ヒット線 1202は前記ピット線コンタクト1212を介して第 3のドーヒングされた領域と電気的接続を行なう。点線 の上に横たわるビット線コンタクト1212の部分は図 13のタングステンプラグ101に対応し、かつ前記点 線の下に横たわる部分は図13の第3の導電部材91に 対応する。ワード線1230は図13の第1の導電部材 25を含む。第2の導電部材1233および1234は ラッチトランジスタ113および116のゲート電板 を、それぞれ、負荷トランジスタ115および112の ドレイン領域に接続する。前記点線の上に横たわる第2 の導電部材1233および1234の部分は図13のチ タンシリサイド層 4 1 に対応し、かつ前記点線の下に横 たわる部分は図13のドーピングされたシリコン層40 に対応する。第3の導電部材1246はトランジスタ1 15および116のゲート電極を互いに接続する。第3 の記憶ノード(図2のアイテム122を参照)は第2の ドーピング領域26、勾配を付けた拡散接合31、第2 の導電部材1233、および前記第1の絶縁層開口の底 部に沿って横たわる第2のシリコン層60の部分を含 む。図15は、ビット線1201および1202を含 む。第2の導電部材1233は前記第3の導電部材12 46を前記ピット線1201の下に横たわる第2のドー ピング領域26に電気的に接続する。このようにして、 第2の記憶ノードに関連するラッチおよび負荷トランジ スタのゲート電極は第1の記憶ノードに電気的に接続さ れる。第2の導電部材1234 (図14に示されてい る)と第3の導電部材1245の組合わせは同様の電気

的接続を形成する。

【0024】例1の利点および製造上のオプション この例に従って製作された装置は数多くの利点を有す る。このメモリセルは最も小さい構造寸法(featu re dimension) の2乗の約24~34倍の 範囲で基板の面積を占有する。与えられた実施例の最小 構造寸法は約0.5ミクロン(第1の導電部材の幅)で ある。従って、メモリセル面積は約6平方ミクロンであ る。該メモリセル面積はもしより小さな構造寸法が使用 されればさらに低減される。現在のところ、位相シフト マスクを使用した光学的リソグラフ方法は0.2ミクロ ンほどの小ささの寸法を達成できかつ1平方ミクロンよく りやや小さな面積を占有するメモリセルの形成が可能で ある。該メモリセル面積はラッチ(nチャネル)および 負荷(pチャネル)トランジスタの双方に対し縦形トラ ンジスタを使用することにより違成される。該ラッチお よび負荷トランジスタは異なる高さに配置されかつ該ト ランジスタがメモリセルの頭部面図からみられる用に一 緒に接近して配置できる。もしラッチおよび負荷トラン ジスタがともに第1のシリコン層22によって製造され れば、該トランジスタはさらに離して配置する必要があ るか、あるいはトランジスタを互いに電気的に分離する ために複雑なアイソレーションプロセスが必要になるで あろう。

【0025】図6を参照すると、勾配をつけた拡散接合31はラッチトランジスタのトレンチ32にセルフアラインされるが、それは第2のマスキング層30内の同じ開口が前記勾配を付けた拡散接合31を形成するドーピング工程とトレンチ形成工程との双方の間に使用されるからである。セルフアラインされた勾配を付けた拡散接合31はラッチトランジスタ113および116のトレンチの頭部近くのドーピング領域を通ってより大きる流が流れ得るという点でさらに他の利点を有する。勾配を付けた拡散接合31はまたラッチトランジスタのための低ドープドレイン構造を形成しかつ該ラッチトランジスタのホットエレクトロンの装置劣化を低減することができる。

【0026】第2の導電部材1233および1234は
n型ドーピングされた第2のドーピング領域26とp型
ドーピングされた負荷トランジスタ112および115
のドレイン領域との間の電気的接続を形成する。第2の
導電部材1233および1234のチタンシリサイド層
41は負荷トランジスタ112および115のn型ドーピング領域26とp型ドーピングドレイン領域との固切に防止するではでである。該導電性障壁層は、該導電性障壁層が実質的にドーパントのマイグレーションを防止しかの限に対しているでは、でである。
とでである。
とでである。
とのでは、
にのでは、
にのでいる。
にいいたいますが、
にいいている。
にいいたいますが、
にいいている。

イド、モリブデンシリサイド、タングステンシリサイド、チタン窒化物、その他のような、他の材料から構成することができる。チタンシリサイド41はまた前記第1の絶縁層44をエッチングする場合のエッチング停止部(etch stop)を提供する。

【0027】負荷トランジスタ112および115は横 方向に後退したチャネル領域92を含む。該横方向に後 退したチャネル領域92は負荷トランジスタ112およ び115に対するソースおよびドレイン領域の形成段階 からのドーピングによって実質的にドーピングされな い。横方向の後退(lateral recessin g) は前記第3のマスキング層がアンダーカットされる ように前記第1の絶縁層開口51を等方性エッチングす ることにより達成される。一般に、横方向後退の量の下 限は縦形トランジスタが形成される層の厚さにソース/ ドレインのドーピング工程の間に実際に生じる最大の基 板傾斜角の正弦 (sine) を乗算したものによって決 定される。チタンシリサイド層41の上の第1の絶縁層 4.4 は約1.2 ミクロンまたは約12,000 オングス トロームである。ソース/ドレインのドーピングのため の基板傾斜角は公称でゼロ度にセットされるが、実際の 基板傾斜角は+/-0.5度になり得る。すなわち、横 方向後退の下限は、

12,000オングストローム・sine0.5度=105オングストローム

である。上限は一般にはこのソース/ドレインドーピン グ工程の間にドーパントが該ドーパントがイオン注入さ れる部分を越えてどれだけ遠く拡散するかによって決定 される。例えば、前記ドーピング工程に続く熱処理工程 がドーパントを約2000オングストローム拡散させれ は、横方向後退の上限は前記イオン注入工程の105オ ングストロームを越えて約2000オングストロームす なわち合計約2105オングストロームである。負荷ト ランジスタのための前記第1の絶縁層開口の形成を行な う場合の等方性エッチング工程は前記第1の絶縁層の約 105~2105オングストロームの間でエッチングを 行なう。前に述べた実施例においては、第1の絶縁層4 4は約200オングストローム等方性エッチングされか つ負荷トランジスタのチャネル領域の約200オングス トロームだけ後退されるようにする。より小さな横方向 後退が一般に好ましく、かつ従って、等方性エッチング の量は典型的には前記下限に近くなる。当業者は前記第 1の絶縁層の厚さ、前記最大基板傾斜角、および熱サイ クルが変化するに応じて前記等方性エッチングの量を調 整できる。もし負荷トランジスタ112および115の チャネル領域が横方向に後退しなければ、負荷トランジ スタ112および115のチャネル領域は負荷トランジ スタ112および115の電気的特性を大幅に変化させ 得るソースおよびドレインドーピングのかなりの部分を

受ける可能性がある。

【0028】ラッチおよび負荷トランジスタは縦形トランジスタでありかつ、前記トレンチまたは開口が形成される層の厚さの関数である、前記トレンチまたは開口の深さによって部分的に決定されるチャネル長を有する。平面(planar)トランジスタは典型的にはリソグラフパターンによって決定されるチャネル長は平面トランジスタと比較してより小さくしかつより良好に制御することができるが、その理由は1つの層がリソグラフ方法の分解能限界よりも小さな厚さを持つことができかつ厚さの制御が典型的にはリソグラフパターンの寸法制御よりも良好なためである。

【0029】前の説明は数多くのプロセスの詳細を含ん でいる。当業者は本発明の精神および範囲から離れるこ となく数多くの材料および厚さそして他の寸法を変え得 ることを理解するであろう。第1のシリコン層はある範 囲の厚さを有する。該シリコン層または導電部材のシリ コン部分は単結晶シリコン、多結晶シリコン、またはア モルファスシリコンとすることができ、前記絶縁層は2 酸化シリコン、窒化シリコン、または酸窒化(oxyn itride) シリコンを含むことができ、前記ゲート **誘電層は2酸化シリコンまたは酸窒化シリコンを含むこ** とができ、前記コンタクトプラグはタングステン、ドー ピングされた多結晶シリコン、ドーピングされたアモル ファスシリコン、金属、金属合金、または導電性金属窒 化物を含むことができ、前記相互接続部材はアルミニウ ム、銅、または金を含むことができ、かつ前記パッシベ ーション層は酸窒化物またはリンをドーピングしたガラ スを含むことができる。前記マスキング層は種々の材料 から構成できるが、各マスキング層は下にある層よりも 低いエッチングレートを持たなければならない。以下に 示すのは使用することができる厚さおよび寸法のいくつ かの範囲である。すなわち、第1のシリコン層は1.0 ~1.8ミクロンの間とすることができ、第1の導電部 材の幅は0.2~1.0ミクロンの幅とすることがで き、前記トレンチは1.2~2.0ミクロンの深さとす ることができ、前記第2のマスキング層は1500~2 000オングストロームの厚さとすることができ、前記 第3のマスキング層は700~1000オングストロー ムの間の厚さとすることができ、前記第1の絶縁層は 1.0~1.4オングストロームの間の厚さとすること ができ、前記第2のシリコン層は400~500オング ストロームの間の厚さとすることができ、そして前記第 3のゲート誘電層は100~300オングストロームの 厚さとすることができる。材料、厚さおよび他の寸法の リストは排他的または制限的なものと考えるべきではな い。

【0030】他の実施例はさらに他の変形を含むことができる。メモリセルは2酸化シリコンまたはサファイヤを含む基板上に横たわる単結晶シリコン層を使用して形

成できる。ドーパントの形はn型ドーピング層および領 域がp型ドーピングされ、かつp型ドーピング層および 領域がn型ドービングされるように反転できる。前記導 電部材はイオン注入することができ、インサイチュドー ピングすることができ、あるいは別個の炉によるドービ ング工程(シリコン被着工程とは異なる)の間にドービ ングすることができるが、インサイチュドーピングは一 般には深い開口またはトレンチ、(2.000オングストロ **ームより深い)内に形成される導電部材をドーヒングす** るために使用される。導電部材のインサイチュドーヒン グはリンまたはひ索を含むことができる。第2のシリコ ン層60のイオン注入工程は基板を回転させることなく 行うことができ、あるいは基板は該工程の間連続的に回 転させることができる。前記トレンチおよび第1の絶縁 **層開口は図2に示される直線で囲まれた形状以外の形状** とすることもできる。前記トレンチまたは第1の絶縁層 開口は円筒形とすることができ、この場合は該トレンチ または開口は1つの壁部のみを有する。

【0031】電気的バラメータは厚さまたはドーヒングのバラメータを変えることにより変えることができる。各々の縦形トランジスタのチャネル長は前記第1のシリコン層22の厚さまたは前記チタンシリサイド層41の上の第1の絶縁層44の厚さの関数である。前記メモリセルのトランジスタのチャネル長もまた前記ソース領域およびドレイン領域が露出される熱処理工程の温度に依存する。前記バスおよびラッチ、しりでする。前記パスおよびラッチ、ウウスタは前に依存する。前記パスおよびラッチ、ウウスタは前にをなってのかりコン層60のリン濃度に依存する。前記しきいは電圧はまたゲート誘電層の厚さに依存する。当業者は、メモリセルの所望の電気的特性を与えるために処理バラメータを変えることができる。

【0032】前記トレンチの深さは装置性能に大きな悪影響を与えることなく調整できる。前に述べた実施例のトレンチ32の深さはほぼ前記第1のシリコン層22の深さと等価である。前記トレンチは少なくともN+埋込み層21に接触しなければならない。従って、最小トレンチ深さはN+埋込み層21がどれだけ違く前記第1のシリコン層22内に延びているかによって決定される。理論的な最大トレンチ深さの知られた限界はなく、かつトレンチ32はN+埋込み層21を完全に貫通して延びることができる。従って、前記トレンチの底部または壁部の少なくとも一部は前記N+埋込み層21の部分に接触しなければならない。

【0033】上に述べたメモリセルは個別装置としてあるいは集積回路の他の電気的装置とともに形成できる。他の絶縁層、コンタクトプラグ、ピアプラグ(viaplugs)、または相互接続部材が第3の導電部材90および91とバッシベイション層102との間に前記メモリセルと前記個別装置または集積回路の他の領域と

の間の適切な電気的接続を行うために、第3の導電部材90および91と前記パッシベイション層102との間に必要であるかもしれない。メモリセルの前記個別装置または集積回路の他の領域への電気的接続の要求は当業者によって違成できる。

【0034】例 2

他の実施例では、シリコントレンチトランジスタの横方 向に後退したチャネル領域、非対称トレンチに対する注 入角度の選択、および勾配を付けた拡散接合によってド ーピングされた両方の領域を有する縦形トランジスタの 形成を含み、利用可能な方法または装置のオプションを より良く説明するために前記例1に対する変更が提示さ れる。該実施例は前記例1において説明した基板を使用 しかつ勾配を付けた拡散接合31の形成までかつ該形成 を含む同じステップを使用して処理される。図5は、前 記縦形nチャネルトランジスタの1つが形成される基板 の部分の断面図を含みかつシリコン基板20、N+埋込 み層21、第2のシリコン層22、第2のドーヒング領 域26、勾配を付けた拡散接合31、第1のゲート誘電 層24、および第1のマスキング層30を含む。非対称 トレンチは2工程エッチングプロセスの間に形成され る。図16を参照すると、第1の工程は勾配を付けた接 合31および第2のシリコン層22を通ってN+埋込み 層21まで異方性エッチングするために行なわれ、該異 方性エッチングは (100) 結晶面の (110) 結晶方 向に沿った方向を有する側部161および(100)結 晶面の〈100〉結晶方向に沿った方向を有する側部1 62を有するトレンチ160を形成するために伝統的な 方法を使用する。側部161および162はトレンチの 対向側にないが、側部161および162は説明の目的 でトレンチ160の対向側にあるものとして示されてい る。

【0035】第2の工程はトレンチの底部において勾配 を付けた拡散接合を形成する前にチャネル領域34の第 2のシリコン層22を横方向に後退させるために行なわ れる。第2の工程は、例えば、水酸化カリウムのよう な、第1のシリコン層22を等方性エッチングするシリ コンエッチング液を使用する。側部161および162 は異なる結晶方向に沿っているから、それらは異なるレ ートでエッチングしかつ図17に示されるように非対称 トレンチ160を形成する。エッチング時間は約0.1 7ミクロンのシリコンが側部161からエッチングされ るように選択される。側部162はさらにエッチングさ れるが、それはその側部に沿って横たわるシリコン原子 の密度が側部161に沿ったものより低いからである。 ポイント171および174は第2のシリコン層22が トレンチ160の側部に沿ったN+層21の接触する場 所である。ポイント172および173は誘電層24を 通る開口の横方向中心に向って延びる第1のゲート誘電 層24のエッジに沿った場所である。ポイント171お

よび172は基板の表面にほぼ垂直な方向に関して角度 q1をなすラインを形成し、かつポイント173および 174は基板の表面にほぼ垂直な方向に対して角度 q2 を成すラインを形成する。角度 q1は角度 q2よりも小 さいが、その理由は前記第2の工程が側部161を側部 162と比較してより低いレートでエッチングしたから である。

【0036】前記基板は、例えば、Varian As sociatesにより製造されたExtrion 3 5.0D型イオン注入装置のような、ラスタ走査イオン注 入装置によってイオン注入される。前記基板は図18に 示されるように、公称基板傾斜角(tilt angl e) 約7度および約40キロエレクトロンボルトのエネ ルギで約2 E 1 5 イオン/平方センチメートルのドーズ までリンイオンによってイオン注入される。前記注入角 は基板の中心において約7度に設定されているが、ラス 夕走査は基板のエッジ近くでは実際の基板傾斜角が4度 ほどに低くなりあるいは10度程度に高くなり得る。横 方向後退の量は実質的にポイント171および174の 上のトレンチ160の側部161および162にイオン が注入されないように選択される。一般に、横方向後退 の量はN+埋込み層21の上の第1のシリコン層22の 厚さ(1.0ミクロン)にトレンチ160の底部をドー ピングするときにみられる最大の注入角度 (約10度) の正弦(sine)倍である。この例では、横方向エッ チングの量は約0.17ミクロンである必要があり、こ れはほぼ1.0ミクロンを10度の正弦で乗算したもの である。 q 2 は角度 q 1 より大きいから事実上ポイント 174の上の側部162には何等のドーピングも生じな い。基板は前に述べた4象限方法(four quad rant method) を使用してイオン注入され る。図18および図19は、それぞれ、第1および第3 のセグメントの間におけるイオン注入を示す。

【0037】約120オングストロームの厚さの第1のゲート誘電層180は、図20に示されるように、側部161および162と非対称トレンチ160の底部に沿って熱成長される。該熱酸化はまたリンドーバントをアクティベートおよび拡散してドービング領域180を形成する。ドービング領域180とN+埋込み層22の組合せは非対象トレンチ160の側部に知った勾配を付けた拡散接合を形成する。前記第1の導電部材の形成から始まった処理ステップの残りは前記第1の実施例を使用して説明したものと同じ処理工程を使用する。

【0038】この例において説明した実施例は前記トレンチを形成するために使用される開口に関する非対称トレンチおよび縦形 n チャネルトランジスタのソースおよびドレイン領域の双方に対する勾配を有する拡散接合を有する縦形トランジスタを形成する。当業者は、1)、対称であれ非対称であれ、横方向に後退したチャネル領域、または、2)ドレインおよび/またはソース領域の

ための勾配を有する拡散接合、を有する縦形トランジスタは実質的に縦形トランジスタを使用できる任意の形式の半導体装置に使用できることを理解するであろう。上に述べた実施例はメモリセルを形成しているが、横方向に後退したチャネル領域または勾配を有する拡散接合を有する縦形トランジスタはまた、例えば、マイクロプロセッサのような、論理装置を形成するために使用できる。

【0039】以上の説明では、本発明はその特定の実施例に関して説明された。しかしながら、添付の特許請求の範囲に記載された本発明のより広い精神または範囲から離れることなく種々の修正および変更を行なうことができることは明らかであろう。従って、本明細書および図面は制限的な意味ではなく例示的なものと見なされるべきである。

[0040]

【発明の効果】以上のように、本発明によれば、小型であり、電流容量が大きくかつ信頼性の高い縦形電界効果トランジスタを提供でき、またこの電界効果トランジスタを使用することにより複雑なフィールドアイソレーション工程なしに占有面積の小さなメモリセルが実現できる。

【図面の簡単な説明】


- 【図1】従来技術の6トランジスタ・スタティックラン ダムアクセスメモリセルを示す電気回路図である。
- 【図2】本発明の1実施例にしたがって形成されたスタティックランダムアクセスメモリセルの頭部面図である。
- 【図3】図2のメモリセルを形成するために使用される 処理工程を示すフローチャートである。
- 【図4】図2のメモリセルを形成する上での種々の処理ステップにおける半導体基板の一部を示す断面図である。
- 【図5】図2のメモリセルを形成する上での種々の処理ステップにおける半導体基板の一部を示す断面図である。
- 【図6】図2のメモリセルを形成する上での種々の処理ステップにおける半導体基板の一部を示す断面図である。
- 【図7】図2のメモリセルを形成する上での種々の処理 ステップにおける半導体基板の一部を示す断面図である。
- 【図8】図2のメモリセルを形成する上での種々の処理 ステップにおける半導体基板の一部を示す断面図である。
- 【図9】図2のメモリセルを形成する上での種々の処理

ステップにおける半導体基板の一部を示す断面図である。

- 【図10】図2のメモリセルを形成する上での種々の処理ステップにおける半導体基板の一部を示す断面図である。
- 【図11】図2のメモリセルを形成する上での種々の処理ステップにおける半導体基板の一部を示す断面図である。
- 【図12】図2のメモリセルを形成する上での種々の処理ステップにおける半導体基板の一部を示す断面図である。
- 【図13】図2のメモリセルを形成する上での種々の処理ステップにおける半導体基板の一部を示す断面図である。
- 【図14】図2のメモリセルの断面図である。
- 【図15】図2のメモリセルの断面図である。
- 【図16】本発明の他の実施例にしたがってメモリセルを形成する上での種々の処理ステップにおける半導体基板の断面図である。
- 【図17】本発明の他の実施例にしたがってメモリセルを形成する上での種々の処理ステップにおける半導体基板の断面図である。
- 【図18】本発明の他の実施例にしたがってメモリセルを形成する上での種々の処理ステップにおける半導体基板の断面図である。
- 【図19】本発明の他の実施例にしたがってメモリセルを形成する上での種々の処理ステップにおける半導体基板の断面図である。
- 【図20】本発明の他の実施例にしたがってメモリセルを形成する上での種々の処理ステップにおける半導体基板の断面図である。


【符号の説明】

- 21 ソース領域
- 26 ソース/ドレイン領域
- 28 チャネル領域
- 31 勾配を付けた拡散接合
- 50 ソース/ドレイン領域
- 60 ドレイン領域
- 92 横方向に後退したチャネル領域
- 110 ランダムアクセスメモリセル
- 111,114 パストランジスタ
- 112, 115 負荷トランジスタ
- 113,116 ラッチトランジスタ
- 1230, 1233 ゲート電極
- 1234 導電障壁層
- 1246 ゲート電極




【図3】 [図18] -10 シリコン基板内にN+ 埋込み層を形成 267 <u>22</u> 31 31 22 -11 <u>21</u> シリコン基板およびN+埋込み層の上に 第1のシリコン層をエピタキシャル成長 <u> 20</u> -12 フィールドアイソレーション領域および プレーナNチャネルトランジスタを形成 勾配を付けた拡散接合を含む縦形 Nチャネルトランジスタを形成 -14 横方向に後退したチャネル領域を含む 縦形 P チャネル薄膜 トランジスタを形成 電気的相互接続を形成しかつセルをパッシベイト - 15


[図7]




[図8]




[図9]




【図10】




【図11]



【図12】



【図13】



【図14】

